VLSI project

Kapalı İlan edilme: 3 yıl önce Teslim sırasında ödenir
Kapalı Teslim sırasında ödenir

about comparison of CMOS, pseudo NMOS and transmission gate logic in term of power delay area

Verilog / VHDL Elektrik Mühendisliği Mühendislik Devre Tasarımı Elektronik

Proje NO: #29871060

Proje hakkında

3 teklif Uzak proje Aktif 2 yıl önce

Bu iş için 3 freelancer ortalamada $103 teklif veriyor

Itblast

Hi, this is Imran Khan Khoso. I am an Electrical Engineer with 2-4 years of experience. I can help you in: 1: CMOS Processing steps 2: Crystal Growth steps and techniques 3: Diffusion 4: Oxidation 5: Lithography Daha Fazla

$30 USD in 5 gün içinde
(2 Değerlendirme)
3.2
BELMAJDOUB

Dear Sir or Madam I'm interested in your project and I can do it with the perfect method and time. I'm an expert in the design and development of analog, RF and digital integrated circuits using Cadence virtuoso, caden Daha Fazla

$140 USD in 5 gün içinde
(1 Yorum)
2.2
msgtohemanth

Experienced VLSI professional with strong knowledge in Digital design and testing. Good knowledge on various EDA tools can help you to solve it.

$140 USD in 7 gün içinde
(0 Değerlendirme)
0.0