Profile cover photo
Şu anda adlı kullanıcıyı takip ediyorsunuz
Kullanıcıyı takip etmede hata.
Bu kullanıcı kullanıcıların kendisini takip etmesine izin vermiyor.
Zaten bu kullanıcıyı takip ediyorsunuz.
Üyelik planınız sadece 0 takibe izin veriyor. Buradan yükseltme yapın.
başarılı bir şekilde takipten çıkarıldı
Kullanıcının takip edilmesinde hata.
adlı kullanıcıyı başarılı bir şekilde tavsiye ettiniz
Kullanıcıyı tavsiye etmede hata.
Bir şeyler yanlış gitti. Lütfen sayfayı yenileyin ve tekrar deneyin.
E-posta başarılı bir şekilde doğrulandı.
Kullanıcı Avatarı
$10 USD / saat
   INDIA bayrağı
karur, india
$10 USD / saat
Şu anda burada saat 4:20 ÖÖ
Mart 17, 2021 tarihinde katıldı
0 Tavsiye

Senthil P.

@senthilps3

5,0 (18 değerlendirme)
4,2
4,2
95%
95%
$10 USD / saat
   INDIA bayrağı
karur, india
$10 USD / saat
%100
Tamamlanmış İş
%89
Bütçe Dahilinde
%83
Zamanında
%15
Tekrar İşe Alınma Oranı

Hardware/VLSI/verilog/FPGA/ASIC/computer architect

I am a researcher in hardware security and a circuit designer for floating-point arithmetic cores, DSP cores in HDL/schematic. I have the scientific journal published in these areas with patent. I assure you that your needs will be fulfilled in an HDL/circuit schematic with optimized for area, delay, and speed point of views. Additionally, pipeline, datapath subsystem, and static timing analysis in digital circuit implementation are performed. Specialist in hardware architectures for arithmetic blocks, signal processing, cryptography, machine learning architectures and computer architecture Having 10 years experience in hardware design, verilog/VHDL and circuit simulation at Intel Quartus II, Cadence SoC encounter/RTL compiler, LTspice, Logisim and Microwind DSCH DOMAINS VLSI- ASIC/FPGA CMOS layout CMOS stick diagrams Physical design Digital hardware implementation AI hardware in VLSI Microprocessors and Micro controller implementations in FPGA DSP/Embedded Hardware High-level algorithms into hardware Computer Architecture Network on chip Memory circuit design Finite state machine design SKILLS Verilog/VHDL TCL script A circuit schematic, state machine/table, RTL coding Pipeline, retiming, Cross-domain clocking, High level synthesize Asynchronous timing, bus protocols (AMBA, PCIe, SPI, I2C) TOOL EXPERT Quartus II prime EDA Cadence NCSIM- verilog simulation Cadence RTL compiler Cadence SoC encounter/180 nm technology node Modelsim Microwind Logisim LTspice Ledit Xilinx VIvado HLS

Senthil P. ile işiniz hakkında iletişime geçin

Detayları sohbet üzerinden tartışmak için giriş yapın.

Portföy

Değerlendirmeler

Değişiklikler kaydedildi
18 değerlendirme içinden 1 - 5 arasındakiler gösteriliyor
Değerlendirmeleri filtreleme kriteri:
5,0
$450,00 USD
Professional. Timely delivery. Would work again with him
Engineering
Electronics
Technical Writing
Electrical Engineering
Word
+8 daha
Kullanıcı Avatarı
    bayrağı Aditya L.
@aditya2212
2 ay önce
5,0
$50,00 USD
Senthil is an expert and extremely knowledgeable in VHDL. He was able to deliver the project on time and in budget. Looking to work with them again.
Electronics
Verilog / VHDL
Microcontroller
FPGA
Very-large-scale integration (VLSI)
I
Closed User
@iotpvtltd
1 yıl önce
5,0
$20,00 USD
he is the awesom and best freelancer which had ever work ever work for me
C Programming
Verilog / VHDL
Microcontroller
Electrical Engineering
Microsoft Visio
Kullanıcı Avatarı
    bayrağı Yash S.
@kunwaryash51
2 yıl önce
5,0
$45,00 USD
Great to work with. And delivers on time
B
    bayrağı Thejaswini Reddy B.
@Bhee1
2 yıl önce
5,0
$20,00 USD
On time and withing budget. Perfect communication, much recommended!
Verilog / VHDL
Software Architecture
FPGA
Piping
M
    bayrağı Matej P.
@MatejPetrovic
2 yıl önce

Deneyim

Assistant professor/research scholar

Chettinad College of Engg and tech
Ara 2011 - Ara 2018 (7 yıl)
I have experience in the position of teaching faculty in ECE and 2014 onwards I started my research carrier in Floating point arithmetic, hardware security and VLSI datapath subsystem design

Eğitim

Ph.D VLSI design

Anna University, India 2014 - 2021
(7 yıl)

Yayınlar

Design a Hybrid FPGA Architecture for Visible Digital Image Watermarking in Spatial and Frequncy dom

Journal of Circuits, Systems and Computers/ World Scientific publisher, Singapore
Hybrid field programmable gate array (FPGA) implementation is proposed to improve the performance of visible image watermarking systems. The visible watermarking process is implemented as pixel by pixel operation under a spatial domain or vector operation in the frequency domain. The proposed approach is mainly designed for watermarking the images taken from digital cameras of various sizes. The padding technique is used for unequal sizes of the watermark image and original host image.

Alleviation of Data Timing Channels in Normalized/Subnormal Floating Point Multiplier

Journal of Circuits, Systems and Computers/ World Scientific publisher, Singapore
Execution time variations create unintentional delay and data timing channels (DTCs). A circuit is proposed for floating-point multiplication to minimize the unintentional delay for the holistic support of subnormal numbers. In this proposed four-path FP multiplication, the circuit produces the four types of output in four paths having different delays for all cases of input combination. These four paths are establishing the DTCs.

Senthil P. ile işiniz hakkında iletişime geçin

Detayları sohbet üzerinden tartışmak için giriş yapın.

Doğrulamalar

Tercih Edilen Freelancer
Kimlik Onaylı
Ödeme Onaylı
Telefon Onaylı
E-posta Onaylı
Facebook Bağlantılı

Önde Gelen Beceriler

Önceki Kullanıcı Sonraki Kullanıcı
Davet başarılı bir şekilde gönderildi!
Kayıtlı Kullanıcı İlan Edlien Toplam İş
Freelancer ® is a registered Trademark of Freelancer Technology Pty Limited (ACN 142 189 759)
Copyright © 2023 Freelancer Technology Pty Limited (ACN 142 189 759)
Ön izleme yükleniyor
Coğrafik konum için izin verildi.
Giriş oturumunuzun süresi doldu ve çıkış yaptınız. Lütfen tekrar giriş yapın.