Programming in VHDL

Kapalı İlan edilme: 7 yıl önce Teslim sırasında ödenir

₹600-1500 INR

Teslim sırasında ödenir

Kapalı Teslim sırasında ödenir

Designing Multimedia Cell-Lite unit

Verilog / VHDL

Proje NO: #12285850

Proje hakkında

1 teklif Uzak proje Aktif 7 yıl önce

Biraz para kazanmak mı istiyorsunuz?

Freelancer'da teklif vermenin faydaları

Bütçenizi ve Zaman Çerçevenizi Belirleyin
Çalışmanız için ödeme alın
Teklifinizin anahatlarını verin
Kaydolmak ve işlere teklif vermek ücretsizdir

Bu iş için 1 freelancer ortalamada ₹1500 teklif veriyor

mastor31 adlı kullanıcının Profil Resmi
mastor31

I am good in VHDL and verilog coding. Designed I2C, MDIO, SPI, wishbone and many other controller in VHDL/Verilog. Implemented AES encryption on ethernet packets in xilinx FPGA. Worked in ISE and Vivado for Spartan 6 a Daha Fazla

₹1500 INR in 3 gün içinde
(17 Değerlendirme)
5.0
Benzer proje ilan et