Otgonbaatar G. Profile

KEŞFEDİN

4,4

(1 değerlendirme)

Şu anda adlı kullanıcıyı takip ediyorsunuz

Kullanıcıyı takip etmede hata.

Bu kullanıcı kullanıcıların kendisini takip etmesine izin vermiyor.

Zaten bu kullanıcıyı takip ediyorsunuz.

Üyelik planınız sadece 0 takibe izin veriyor. Buradan yükseltme yapın.

başarılı bir şekilde takipten çıkarıldı

Kullanıcının takip edilmesinde hata.

adlı kullanıcıyı başarılı bir şekilde tavsiye ettiniz

Kullanıcıyı tavsiye etmede hata.

Bir şeyler yanlış gitti. Lütfen sayfayı yenileyin ve tekrar deneyin.

E-posta başarılı bir şekilde doğrulandı.

cheongju,

korea, republic of

Şu anda burada saat 7:27 ÖS

Eylül 21, 2011 tarihinde katıldı

0 Öneriler

Otgonbaatar G.

@Otgonbaatar

4,4

(1 değerlendirme)

3,1

100%

cheongju,

korea, republic of

%100

Tamamlanmış İş

%100

Bütçe Dahilinde

%100

Zamanında

Mevcut değil

Tekrar İşe Alınma Oranı

High quality and reliable work and permanent communication

Verilog / VHDL Designers freelancerlarından Korea, Republic of içinden olanlarının tümünü görün.

Otgonbaatar G. ile işiniz hakkında iletişime geçin

Detayları sohbet üzerinden tartışmak için giriş yapın.

Portföy

Works at 915MHz, Transferring Power 30dBm, Purpose is to charge wirelessly a super capacitor (10F)

RF Wireless Charger

Implemantation of voice recorder using VHDL on Cyclone DE1 board.

FPGA Voice Recorder

Charges super cap in 5 minuts by 10000J energy.

Super capacitor based battery back-up

CST simulation

RF Wireless Charger

FPGA Voice Recorder

Super capacitor based battery back-up

CST simulation

Değerlendirmeler

Değişiklikler kaydedildi

1 değerlendirme içinden 1 - 1 arasındakiler gösteriliyor

Değerlendirmeleri filtreleme kriteri:

4,4

$500,00 SGD

Design a voice recorder using FPGA and VHDL

Had done a great job and have samples and information for me to understand more of the project which he had done. Answering to every doubts and requirement of the project is met. Completion of the report is fast before closing date. Will hire again if I have similar project next time.

Verilog / VHDL